日本研發(fā)面積更小的硅光子集成電路 可降低AI運(yùn)行功耗

　　新華社東京5月4日電（記者 錢錚）日本凱迪迪愛(ài)綜合研究所和早稻田大學(xué)日前發(fā)布聯(lián)合新聞公報(bào)說(shuō)，他們?cè)囍屏艘环N供光子AI（人工智能）加速器使用的硅光子集成電路。新的集成電路面積只有現(xiàn)有產(chǎn)品的約十七分之一。

　　公報(bào)說(shuō)，目前生成式AI受到全球關(guān)注。運(yùn)行這類AI需要數(shù)量龐大的計(jì)算機(jī)，相應(yīng)的，削減耗電量、提高處理速度成為新課題。與使用電子集成電路相比，將一部分運(yùn)算改用光子集成電路的光子AI加速器，能有效削減耗電量并提高AI學(xué)習(xí)和推論的速度。其中，在硅基上制成的光子集成電路由于容易與電子集成電路及其他光學(xué)元件集成，更有望實(shí)現(xiàn)小型化。

　　現(xiàn)有光子集成電路產(chǎn)品采用漩渦狀的光波導(dǎo)路結(jié)構(gòu)，至少需要2毫米乘2毫米的面積。研究人員將光波導(dǎo)路的寬度拓展到現(xiàn)有產(chǎn)品的兩倍，采用蛇形的光波導(dǎo)路結(jié)構(gòu)，在硅基上試制出了0.25毫米乘0.92毫米的光子集成電路，并利用有關(guān)任務(wù)驗(yàn)證了這種結(jié)構(gòu)的有效性。

　　公報(bào)說(shuō)，研究團(tuán)隊(duì)計(jì)劃繼續(xù)推進(jìn)研發(fā)和技術(shù)落地。研究成果將于8日在美國(guó)圣何塞市舉行的2023年激光與光電會(huì)議上發(fā)布。